• ВХОД

    •  

    Полное описание

    Vijayaraghavan, S. A practical guide for systemverilog assertions / S. Vijayaraghavan, M. Ramanathan ; SpringerLink (Online service). - Boston, Ma : Springer Science + Business Media Inc., 2005. - on-line. - URL: http://dx.doi.org/10.1007/b137011. - ISBN 978-0-387-26173-7

    ГРНТИ УДК
    47.33.31621.3.049.77-047.56

    Рубрики:
    Интегральные схемы -- Проектирование -- Автоматизация

    Доп. точки доступа:
    Ramanathan, M.
    SpringerLink (Online service)

    http://dx.doi.org/10.1007/b137011


    Держатели документа:
    Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): 004.33/V63-356916)

    Шифр в сводном ЭК: e4f50df08ec1072091856312c96599e8



    Просмотр издания