• ВХОД

    •  

    Полное описание

    Соловьев, Валерий Васильевич. Язык SystemVerilog для моделирования / В. В. Соловьев. - Москва : Горячая линия - Телеком, 2023. - 687 с. : ил. - Библиогр.: с. 660 (9 назв.). - 500 экз. - ISBN 978-5-9912-1019-5. - Текст : непосредственный.
    ГРНТИ УДК
    50.05.09004.436.2
    50.09.29004.3-047.58

    Рубрики:
    Программирования языки -- SystemVerilog
    Дискретные устройства -- Моделирование

    Кл.слова (ненормированные): ВРЕМЕННЫЕ ХАРАКТЕРИСТИКИ -- ВЫРАЖЕНИЯ -- ЗАДАЧИ -- ЗАЩИТА ИСХОДНОГО КОДА -- ИНТЕРФЕЙСЫ -- КЛАССЫ -- КОНТРОЛЕРЫ -- МОДУЛИ -- ОПЕРАТОРЫ НАЗНАЧЕНИЯ -- ОПЕРАЦИИ -- ПОТОКИ -- ПРОГРАММЫ -- ПРОЦЕДУРНЫЕ ОПЕРАТОРЫ -- ПРОЦЕССЫ -- РАНДОМИЗАЦИЯ -- СИНХРОНИЗАЦИЯ МОДЕЛИРОВАНИЯ -- СИНХРОНИЗАЦИЯ ПРОЦЕССОВ -- ТИПЫ ДАННЫХ -- УТВЕРЖДЕНИЯ -- ФУНКЦИИ -- ФУНКЦИОНАЛЬНОЕ ПОКРЫТИЕ -- ЦИФРОВАЯ АППАРАТУРА
    Аннотация: Рассмотрена версия популярного языка проектирования SystemVerilog, предназначенная для моделирования. Достаточно полно описаны основные синтаксические элементы и конструкции языка с точки зрения их практического использования. Каждая конструкция языка сопровождается примером. Изложение материала не привязывается к определенной элементной базе или конкретному программному средству проектирования, поэтому материал книги может использоваться при разработке проектов как на микросхемах ASIC, так и на FPGA(ПЛИС). Язык SystemVerilog полностью наследует язык Verilog и предоставляет новые возможности для разработки больших и сложных проектов на самых верхних уровнях проектирования: системном, абстрактном и уровне транзакций. Кроме того, язык SystemVerilog включает новые языковые конструкции верификации проектов, обеспечивающие новые возможности для описания тестового окружения сложного проекта. В результате получился язык с очень широкими и разнообразными возможностями, которые трудно в деталях описать в одной книге. В предлагаемой книге, в основном, описываются подмножества языка и конструкции языка SystemVerilog, которые предназначены для моделирования: классы, утверждения, функциональное покрытие, рандомизация, а также программы, блоки синхронизации, события, семафоры, почтовые ящики и многое другое. Для специалистов в области разработки цифровых систем, научных работников, аспирантов, преподавателей и студентов соответствующих специальностей, может использоваться в качестве справочника, а также пособия для самостоятельного изучения языка SystemVerilog.
    Держатели документа:
    Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): Ж2-23/76508)

    Шифр в сводном ЭК: ed3aa302a7144a4fa1f92fa00d06babe



    Заказ фрагмента документа ₽