• ВХОД
  •  

    Полное описание

    Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К.Поляков. - М. : СОЛОН-Пресс, 2003. - 313 с. : ил. - (Системы проектирования). - 3000 экз. - ISBN 5-98003-016-6. - Текст : непосредственный.
    Библиогр.: с. 305-306(31 назв.)

    ГРНТИ УДК
    50.09.29004.3'12
    50.05.09004.436.2

    Рубрики:
    Дискретные устройства -- Проектирование -- Автоматизация
    Программирования языки -- VHDL
    Программирования языки -- Verilog

    Кл.слова (ненормированные): АВТОМАТИЗАЦИЯ -- ДИСКРЕТНОЕ УСТРОЙСТВО -- ПРОЕКТИРОВАНИЕ
    Держатели документа:
    Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): Ж2-03/30426)

    Шифр в сводном ЭК: df5a4c601ca0cffa44c2f942ed3c9575



    Заказ фрагмента документа ₽