• ВХОД
  •  

    Полное описание

    Bergeron, J. Writing testbenches using system verilog / J. Bergeron ; SpringerLink (Online service). - Boston, Ma : Springer Science + Business Media Inc., 2006. - on-line. - URL: http://dx.doi.org/10.1007/0-387-31275-7. - ISBN 0-387-31275-7. - Текст : электронный.

    ГРНТИ УДК
    47.33.31621.3.049.771.14-048.24
    50.05.09004.436.2

    Рубрики:
    Интегральные схемы большие -- Верификация
    Программирования языки -- Verilog

    Доп. точки доступа:
    SpringerLink (Online service)

    http://dx.doi.org/10.1007/0-387-31275-7


    Держатели документа:
    Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): 621.3.049.77-047./B45-094402)

    Шифр в сводном ЭК: b43e79428ca34a35739f6227259a9281



    Просмотр издания