Полное описание

Чистяков, Г. А. Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореф. дис. ... канд. техн. наук: 05.13.11, 05.13.15 / Г. А. Чистяков. - 2014. - 22 с. : ил. - Библиогр.: с. 21-22 (24 назв.). - 100 экз. - Текст : непосредственный.

ГРНТИ	УДК
28.23.17	004.832.3(043)

Кл.слова (ненормированные): СИМВОЛЬНАЯ ОБРАБОТКА -- ТЕМПОРАЛЬНАЯ ЛОГИКА
Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): Ар14-13678)

Шифр в сводном ЭК: 642fde35b5681aef80d4c1bdc8e93203

Заказать издание
Заказ фрагмента документа ₽