Полное описание

Innovative architecture for future generation high-performance processors and systems : intern. workshop, 18-19 Jan. 2001, Maui, Hawaii / Ed.: A. Veidenbaum, H. Nakashima. - Los Alamitos, Ca [etc.] : IEEE computer soc., 2001. - VII,109 p. p. : ill. - Текст : непосредственный.
Библиогр. в конце ст.

ГРНТИ	УДК
50.33.39	004.31(062)
50.39.15	004.72(063)

Рубрики:
Процессоры -- Архитектура -- Съезды и конференции
Вычислительные системы -- Архитектура -- Съезды и конференции

Кл.слова (ненормированные): ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА -- ПРОЦЕССОР
Доп. точки доступа:
Veidenbaum, A.\ed.\
Nakashima, H.\ed.\

Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): J2/26975)

Шифр в сводном ЭК: c0968ed5dbc7d787ab8261a04cbb948b

Заказать издание
Заказ фрагмента документа ₽