Полное описание
>
Tutorial test generation for VLSI chips / ed. V. D. Agrawal, ред.compl. S. C. Seth. - Los Alamitos, Ca [etc.] : IEEE computer soc., 1988. - X,401 p. p. : ill. - (IEEE publications / Inst.of electrical and electronics engineers, ISSN 0149-144X ; EHO278-2a). - ISBN 0-8186-8786-X : 30000 р. - Текст : непосредственный.
Библиогр.в конце статей.Указ.в конце книги.
ГРНТИ | УДК | |
47.33.31 | 621.3.049.771.14.001.4 |
Рубрики:
Интегральные схемы большие -- Испытание
Доп. точки доступа:
Agrawal, V.D.\ed.\
Seth, S.C.\ред.compl.\
>
Имеются экземпляры в отделах: всего 3 : ХР (1), (2)
Свободны: ХР (1), (2)
Копия:
Заказ фрагмента документа ₽