Полное описание
>
Bhttacharya, D. Hierarchical modeling for VLSI circuit testing / D.Bhttacharya,J.P.Hayes. - Boston, Ma [etc.] : Kluwer, 1990. - 159 p. : ill. - (The Kluwer international series in engineering and computer science ; 89). - ISBN 0-7923-9058-X : 120.00 р. - Текст : непосредственный.
Библиогр.:с.149-155. Указ.:с.157-159
ГРНТИ | УДК | |
47.33.31 | 621.3.049.771.14.001.57 |
Рубрики:
Интегральные схемы большие -- Моделирование
Кл.слова (ненормированные): большая интегральная схема -- вычислительная техника
Доп. точки доступа:
Hayes, J.P.
>
Имеются экземпляры в отделах: всего 3 : ХР (1), (2)
Свободны: ХР (1), (2)
Копия:
Заказ фрагмента документа ₽