Полное описание

J2/27673
Fujita, M. Verification techniques for system-level design / M. Fujita, I. Ghosh, M. Prasad. - Burlington, Ma : Morgan Kaufmann publ., 2008. - VIII, 240 p. : ill. - (The Morgan Kaufmann series in systems on silicon / ed.: W. Wolf). - Библиогр. в конце частей. Указ.: с. 235-240. - ISBN 978-0-12-370616-4 : 2953.46 р. - Текст : непосредственный.

ГРНТИ	УДК
47.14.07	621.3.049.771.14.001.2-52

Рубрики:
Интегральные схемы большие -- Проектирование -- Автоматизация

Доп. точки доступа:
Ghosh, I.
Prasad, M.

Имеются экземпляры в отделах: всего 2 : ХР (1), (1)
Свободны: ХР (1), (1)
Копия:

Заказать издание
Заказ фрагмента документа ₽