Полное описание

Bhttacharya, D. Hierarchical modeling for VLSI circuit testing / D.Bhttacharya,J.P.Hayes. - Boston, Ma [etc.] : Kluwer, 1990. - 159 p. : ill. - (The Kluwer international series in engineering and computer science ; 89). - ISBN 0-7923-9058-X. - Текст : непосредственный.
Библиогр.:с.149-155. Указ.:с.157-159

ГРНТИ	УДК
47.33.31	621.3.049.771.14.001.57

Рубрики:
Интегральные схемы большие -- Моделирование

Кл.слова (ненормированные): БОЛЬШАЯ ИНТЕГРАЛЬНАЯ СХЕМА -- ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА
Доп. точки доступа:
Hayes, J.P.

Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): R/15815/89)

Шифр в сводном ЭК: 831ed4e3304595f442fcb6c34342dc11

Заказать издание
Заказ фрагмента документа ₽