Полное описание

Saxena, P. Routing congestion in vlsi circuits: estimation and optimization / P. Saxena, S. S. Sapatnekar, R. S. Shelar ; SpringerLink (Online service). - Boston, Ma : Springer Science + Business Media LLC, 2007. - on-line. - (Series on integrated circuits and systems). - URL: http://dx.doi.org/10.1007/0-387-48550-3. - ISBN 0-387-48550-3. - Текст : электронный.

ГРНТИ	УДК
47.33.31	621.3.049.771.14-047.56

Рубрики:
Интегральные схемы большие -- Проектирование -- Автоматизация

Доп. точки доступа:
Sapatnekar, S.S.
Shelar, R.S.
SpringerLink (Online service)

http://dx.doi.org/10.1007/0-387-48550-3

Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): 621.3.049.771.14-/S27-735367)

Шифр в сводном ЭК: 416b7c236b587045509ff7a493c0c11d

Просмотр издания