Полное описание

Switch-level timing simulation of MOS VLSI circuits / V.B.Rao,D.V.Overhauser,T.N.Trick,I.N.Hajj. - Boston, Ma [etc.] : Kluwer, 1989. - X,208 p. p. : ill. - (The Kluwer international series in engineering and computer science ; 66). - ISBN 0-89838-302-1. - Текст : непосредственный.
Библиогр.:с.193-203. Указ.:с.204-208

ГРНТИ	УДК
47.33.31	621.3.049.771.14.001.57

Рубрики:
Интегральные схемы большие -- Моделирование

Кл.слова (ненормированные): ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА -- КОМПИЛЯТОР
Доп. точки доступа:
Rao, V.B.
Overhauser, D.V.
Trick, T.N.
Hajj, I.N.

Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): R/15815/66)

Шифр в сводном ЭК: 0bd55c40cde55f8e9f2fee1b8662022d

Заказать издание
Заказ фрагмента документа