• ВХОД

    •  

    Полное описание

    004.33/V63-356916
     Vijayaraghavan, S. A practical guide for systemverilog assertions / S. Vijayaraghavan, M. Ramanathan. - Electronic text data. - Boston, Ma : Springer Science + Business Media Inc., 2005. - URL: http://dx.doi.org/10.1007/b137011. - ISBN 978-0-387-26173-7.
    ГРНТИ УДК
    47.33.31621.3.049.77-047.56-52

    Рубрики:
    Интегральные схемы -- Проектирование -- Автоматизация

    Доп. точки доступа:
    Ramanathan, M.
    SpringerLink (Online service)
    Экз-ры полностью 004.33/V63-356916
    http://dx.doi.org/10.1007/b137011



    Просмотр издания