Полное описание

003.312'12/S95-604346
Sutherland, S. SystemVerilog for design : a guide to using systemVerilog for hardware design and modeling / S. Sutherland, S. Davidmann, P. Flake. - 2nd ed. - Electronic text data. - Boston, Ma : Springer Science + Business Media LLC, 2006. - URL: http://dx.doi.org/10.1007/0-387-36495-1. - ISBN 0-387-36495-1.

ГРНТИ	УДК
50.33.14	003.312'12

Рубрики:
Логические схемы -- Проектирование -- Автоматизация

Доп. точки доступа:
Davidmann, S.
Flake, P.
SpringerLink (Online service)

http://dx.doi.org/10.1007/0-387-36495-1

Просмотр издания