Полное описание
> Fujita, M. Verification techniques for system-level design / M. Fujita, I. Ghosh, M. Prasad. - Burlington, Ma : Morgan Kaufmann publ., 2008. - VIII, 240 p. : ill. - ( Шифр в сводном ЭК: b9e073f6e9ad43ec14a462a15de0c109 ГРНТИ УДК 47.14.07 621.3.049.771.14.001.2-52
Рубрики:
Интегральные схемы большие -- Проектирование -- Автоматизация
Доп. точки доступа:
Ghosh, I.
Prasad, M.
Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): J2/27673)>
Заказ фрагмента документа ₽