Полное описание

Tutorial test generation for VLSI chips / ed. V. D. Agrawal, ред.compl. S. C. Seth. - Los Alamitos, Ca [etc.] : IEEE computer soc., 1988. - X,401 p. p. : ill. - (IEEE publications / Inst.of electrical and electronics engineers, ISSN 0149-144X ; EHO278-2a). - ISBN 0-8186-8786-X. - Текст : непосредственный.
Библиогр.в конце статей.Указ.в конце книги.

ГРНТИ	УДК
47.33.31	621.3.049.771.14.001.4

Рубрики:
Интегральные схемы большие -- Испытание

Доп. точки доступа:
Agrawal, V.D.\ed.\
Seth, S.C.\ред.compl.\

Держатели документа:
Государственная публичная научно-техническая библиотека России : 123298, г. Москва, ул. 3-я Хорошевская, д. 17 (Шифр в БД-источнике (KATBW): R/6736/EHO278-2a)

Шифр в сводном ЭК: 6d7cde6f9d17e02a20a24940c5d4baf9

Заказать издание
Заказ фрагмента документа